集成電路銅互連工藝中先進(jìn)擴(kuò)散阻擋層的研究(博士論文)
本文檔由 948265406 分享于2011-04-13 11:02
隨著集成電路器件尺寸的持續(xù)縮小,互連延遲越來越成為制約集成電路發(fā)展的瓶頸問題。在32nm及以下技術(shù)節(jié)點(diǎn),互連工藝中磁控濺射制備的Ta/TaN雙層結(jié)構(gòu)擴(kuò)散阻擋層和銅籽晶層由于臺階覆蓋特性不好將帶來各種問題。為了降低互連線的電阻,必須在保證器件性能的同時,減小擴(kuò)散阻擋層和籽晶層的厚度,而且兩者必須在高深寬比結(jié)構(gòu)中有非常好的臺階覆蓋特性,因此迫切需要研究新型擴(kuò)散阻擋層/黏附層材料和新型互連工藝,這是半導(dǎo)體發(fā)展路..